DIALOG(R)File 351:Derwent WPI (c) 2005 Thomson Derwent. All rts. reserv.

008503347 **Image available** WPI Acc No: 1991-007431/199101

Related WPI Acc No: 1992-268858; 1992-268916

XRPX Acc No: N91-005830

Semiconductor device e.g. MOSFET for computer - has at least two second gate electrodes connected to first gate electrode by capacitive coupling

Patent Assignee: SHIBATA T (SHIB-I); NOMURA T (NOMU-I); SHIBATA N (SHIB-I);

OHMI T (OHMI-I)

Inventor: OHMI T; SHIBATA T; TADAHIRO O; TADASHI S

Number of Countries: 015 Number of Patents: 015

Patent Family:

Patent No Kind Date Applicat No Kind Date Week WO 9015444 A 19901213 199101 B

JP 3006679 A 19910114 JP 89141463 A 19890602 199108 EP 516847 A1 19921209 EP 90908684 A 19900601 199250

WO 90JP714 A 19900601

US 5258657 A 19931102 WO 90JP714 A 19900601 199345 US 92777352 A 19920106

EP 739041 A2 19961023 EP 90908684 A 19900601 199647 EP 96110650 A 19900601

EP 739041 A3 19961106 EP 90908684 A 19900601 199651 EP 96110650 A 19900601

US 5594372 A 19970114 US 92777352 A 19920106 199709 US 9360362 A 19930511

US 9387675 A 19931013 US 95511495 A 19950804

US 5608340 A 19970304 US 92777352 A 19920106 199715 US 9360362 A 19930511

US 5621336 A 19970415 US 92777352 A 19920106 199721

US 9360362 A 19930511 US 9387742 A 19931013 US 95488405 A 19950607

 $\ \, \text{JP 9} \\ 237307 \quad \ \, \text{A} \quad 19970909 \ \, \text{JP 8} \\ 9141463 \quad \ \, \text{A} \quad 19890602 \ \, 199746$

JP 96323560 A 19890602

EP 516847 B1 19971229 EP 90908684 A 19900601 199805

WO 90JP714 A 19900601 EP 96110650 A 19900601

DE 69031870 E 19980205 DE 631870 A 19900601 199811

EP 90908684 A 19900601 WO 90JP714 A 19900601

JP 11260943 A 19990924 JP 96323560 A 19890602 199951 N

JP 994654 A 19890602

EP 739041 B1 20031001 EP 90908684 A 19900601 200365

EP 96110650 A 19900601

DE 69034105 E 20031106 DE 634105 A 19900601 200381 EP 96110650 A 19900601

Priority Applications (No Type Date): JP 89141463 A 19890602; JP 9113780 A 19910112; JP 91188147 A 19910702; JP 96323560 A 19890602; JP 994654 A 19890602

Cited Patents: JP 56076559; JP 59175770; 3.Jnl.Ref; JP 60117783

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

WO 9015444 A

Designated States (National): US

Designated States (Regional): AT BE CH DE DK ES FR GB IT LI LU NL SE

EP 516847 A1 E 37 H01L-029/788 Based on patent WO 9015444

Designated States (Regional): AT BE CH DE DK ES FR GB IT LI LU NL SE

US 5258657 A 24 H03K-019/08 Based on patent WO 9015444

EP 739041 A2 E 36 H01L-029/788 Div ex application EP 90908684

Designated States (Regional): AT BE CH DE DK ES FR GB IT LI LU NL SE

EP 739041 A3 Div ex application EP 90908684

US 5594372 A 30 H03K-019/0948 Cont of application US 92777352

CIP of application US 9360362 Cont of application US 9387675

Cont of patent US 5258657 Cont of patent US 5469085

US 5608340 A 23 H03K-019/23 Cont of application US 92777352

Cont of patent US 5258657
US 5621336 A 61 H03K-019/23 Cont of application US 92777352

CIP of application US 9360362 Cont of application US 9387742

Cont of patent US 5258657

JP 9237307 A 19 G06G-007/60 Div ex application JP 89141463

EP 516847 B1 E 37 H01L-029/788 Related to application EP 96110650

Related to patent EP 739041

Based on patent WO 9015444

Designated States (Regional): AT BE CH DE DK ES FR GB IT LI LU NL SE

DE 69031870 E H01L-029/788 Based on patent EP 516847

Based on patent WO 9015444

JP 11260943 A 20 H01L-021/8247 Div ex application JP 96323560

EP 739041 B1 E H01L-029/788 Div ex application EP 90908684 Div ex patent EP 516847

Designated States (Regional): AT BE CH DE DK ES FR GB IT LI LU NL SE

DE 69034105 E H01L-029/788 Based on patent EP 739041

Abstract (Basic): WO 9015444 A

The semiconductor device comprises on a substrate a semiconductor region of one conductivity type, a source and drain regions of the opposite conductivity type formed in the above region and a fate electrode gate electrode formed in a region separating the source and drain regions. The gate electrode is electrically floated through an insulating film. At least two second gate electrodes are connected to the first gate electrode by capacitive coupling. An inverted layer is formed under the first gate electrode.

The source and drain regions are electrically connected together only when a predetermined threshold value is exceeded by an absolute value of a value obtained by linearly summing up the weighed voltages applied to the second gate electrodes. (64pp Dwg.No.1a/20)

Abstract (Equivalent): EP 516847 B

The semiconductor device comprises on a substrate a semiconductor region of one conductivity type, a source and drain regions of the opposite conductivity type formed in the above region and a fate electrode gate electrode formed in a region separating the source and drain regions. The gate electrode is electrically floated through an insulating film. At least two second gate electrodes are connected to the first gate electrode by capacitive coupling. An inverted layer is formed under the first gate electrode.

The source and drain regions are electrically connected together

only when a predetermined threshold value is exceeded by an absolute value of a value obtained by linearly summing up the weighed voltages applied to the second gate electrodes. (64pp Dwg.No.1a/20)

Dwg.1a/37

Abstract (Equivalent): US 5621336 A

A semiconductor-device comprising: a neuron element comprising a first semiconductor region on a substrate, a first source region and a first drain region of opposite conductivity type to that of said first semiconductor region formed in said first semiconductor region, a first floating gate electrode formed over the region separating said first source region and said first drain region over a first insulating film, a plurality of first input gate electrodes capacitively coupled with said first floating gate electrode through a second insulating film; and a first MOS type transistor, wherein the source electrode of said first MOS type transistor is connected to one of said first input gate electrodes and one of the gate electrode and the drain electrode of said first MOS type transistor is connected to a first interconnect which transfers a two-level voltage signal.

Dwg.21a/34 US 5608340 A

An integrated circuit having at least a first semiconductor device and a second semiconductor device,

said first semiconductor device comprising at least four electrodes, wherein the current flowing in a P-type semiconductor region through a first electrode and a second electrode is controlled by a third electrode and the way of controlling the current is controlled by a fourth electrode in such a manner that a positive increment in the voltage given to said third or said fourth electrode results in an increase in said current flowing in said P-type semiconductor region through said first and said second electrodes,

said second semiconductor device comprising at least four electrodes wherein the current flowing in an N-type semiconductor region through a first electrode and a second electrode is controlled by a third electrode and the way of controlling the current is controlled by the fourth electrode in such a manner that a positive increment in the voltage given to said third or said fourth electrode results in a decrease in said current flowing in said N-type semiconductor region through said first and said second electrodes of said second semiconductor device,

said first electrode of said first semiconductor device being connected to said first electrode of said second semiconductor device.

Dwg.9/20C

US 5594372 A

A source follower circuit comprising:

an NMOS transistor having a source and a floating gate;

a PMOS transistor having a source and a floating gate;

the source of said NMOS transistor connected to both the source of said PMOS transistor and to an output terminal;

the floating gate of said NMOS transistor connected to the floating gate of said PMOS transistor; and

a plurality of input gates respectively capacitively coupled to said respective floating gates of said NMOS transistor and PMOS transistor and respectively connected to a plurality of input terminals.

Dwg.30/31 US 5258657 A The semiconductor device comprises on a substrate a first semiconductor region of one conductive type, first source and drain regions of the opposite conductive type formed in the semiconductor region and a first gate electrode formed in a region separating the source and drain regions. The first gate electrode is electrically floating through an insulating film. At least two second gate electrodes are connected to the first gate electrode by capacitive coupling.

An inversion layer is formed under the first gate electrode. The first source and drain regions are electrically connected together only when a predetermined threshold value is exceeded by the absolute value of a value obtained by linearly summing up the weighted voltages applied to the second gate electrodes.

ADVANTAGE - Semiconductor realises function of one neuron with single element and neuron computer chip having high integration density and low power dissipation characteristics.

Dwg.15/20

Title Terms: SEMICONDUCTOR; DEVICE; MOSFET; COMPUTER; TWO; SECOND; GATE; ELECTRODE; CONNECT; FIRST; GATE; ELECTRODE; CAPACITANCE; COUPLE

Derwent Class: T01; T02; U12; U13; U14; U21

International Patent Class (Main): G06G-007/60; H01L-021/8247; H01L-029/788

; H03K-019/08; H03K-019/0948; H03K-019/23

International Patent Class (Additional): G06F-015/18; H01L-021/3205;

H01L-021/8234; H01L-021/8238; H01L-027/08; H01L-027/088; H01L-027/092;

H01L-029/66; H01L-029/78; H01L-029/792; H03K-019/094

File Segment: EPI

Manual Codes (EPI/S-X): U12-D02A1

?

⑫ 公 開 特 許 公 報(A) 平3-6679

Int. Cl. 5 G 06 G 7/60 H 01 L 27/088 識別記号 庁内整理番号 6745-5B

43公開 平成3年(1991)1月14日

29/66 // G 06 F 15/18

8225-5 F 6745-5 B

7735-5F H 01 L 27/08

102 Z

審査請求 未請求 請求項の数 10 (全22頁)

60発明の名称 半導体装置

> 願 平1-141463 印符

> > 育

22出 願 平1(1989)6月2日

@発 明 者 柴 \blacksquare 宮城県仙台市太白区長町字越路19-1393 コープ野村八木

宮城県仙台市青葉区米ケ袋2-1-17-301

山公園 1 番館412号

個発 明 者 大 見 弘

の出願 Y 柴 \blacksquare 盲

宮城県仙台市太白区長町字越路19-1393 コープ野村八木

山公園 1 番館412号

弁理士 福森 79代 理 人 久夫

眲 細

1. 発明の名称

. 半導体装置

2. 特許請求の範囲

(1) 基板上に一導電型の第1の半導体領域を有 し、この領域内に設けられた反対導電型の第1の ソース及びドレイン領域を有し、前記ソース、ド レイン領域を隔てる領域に絶縁膜を介して設けら れた電位的にフローティング状態にある第1の ゲート電極を有し、前記ゲート電極と容量結合す る少なくとも2個以上の第2のゲート電極を有 し、前記第2のゲート電極の各々に印加した電圧 に所定の重みをかけて線形加算した値の絶対値が 所定の関値より大となった場合にのみ前記第1の ゲート電極下に反転層が形成され、前記第1の ソース及びドレイン領域間が電気的に接続される よう構成されたことを特徴とする半導体装置。

(2)前記基板上に、前記第1の半導体領域と反 対導電型の第2の半導体領域を有し、この第2の 半導体領域内に設けられた前記第1の半導体領域 と同じ導電型を有する第2のソース及びドレイン 領域を有し、前記第1のゲート電極の少なくとも 一部が前記第2のソース及びドレイン領域を隔て る領域に絶縁膜を介して設けられたことを特徴と する請求項1記載の半導体装置。

- (3) 前記第1のドレイン領域が、負荷素子を介 して電源ラインに接続されていることを特徴とす る請求項1記載の半導体装置。
- (4)前記第1のドレイン領域が電源ラインに接 続され、前記第1のソース領域が負荷素子を介し て接地ラインに接続されていることを特徴とする 請求項1記載の半導体装置。
- (5)前記第1のゲート電極と、前記第1のソー ス領域間の電位差の絶対値が、略々0Vとなった ときに、前記反転層が消失するよう構成されたこ とを特徴とする錯束項4記載の半進仏装置。
- (6)前記第2のゲートに印加された冨圧の重み をかけた線形加算を行う際の重みの大きさを、前 記第2のゲート電極と前記第1のゲート電極の オーバーラップする面積の大きさにより決定した

ことを特徴とする請求項1ないし請求項5記載の 半進体装置。

(7)前記第2のゲート電極がn個(n≥2)設けられ、第i番目(i=1~n)の第2のゲート電極と前記第1のゲート電極との間の容量結合係数をCiとしたとき、Ci=2ⁱ⁻¹ × Ci(i=1~n)の関係が略々満足されるよう構成されたことを特徴とする請求項1ないし請求項6記載の半導体装置。

(8) 入力電圧に対し、所定の係数を乗じた電圧を出力する回路を複数個有し、前記回路の出力が前記第2のゲート電極に接続されたことを特徴とする請求項1ないし請求項5記載の半導体装置。

(9) 前記第2のゲート電極と前記第1のゲート 電極との間の容量結合係数が、すべての第2の ゲート電極に対し、略々等しい値に設定されたこ とを特徴とする請求項8記載の半導体装置。

(10) 前記第2のゲート電極の少なくとも1つの 電極に所定の電位を与えることにより、前記反転

ビットから64ビットのCPUをはじめとする、 様々な高機能論理集積回路が開発されている。

そこで、これらの困難を一挙に解決するため、 生物の脳の機能を研究し、その機能を模倣した演 算処理の行えるコンピュータ、即ち神経回路コン ピュータ (ニューロコンピュータ) を開発しよう 層を形成するため前記所定の閾値を所望の値に随時変更できるよう構成したことを特徴とする請求項1ないし請求項5、請求項8または請求項9記載の半退体装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体装置に係わり、特に神経回路 コンピュータや多値論理集積回路等の高機能半導 体集積回路装置を提供するものである。

[従来の技術と発明が解決しようとする課題]

半導体集積回路技術の進展は実に驚くべき速度で進んでおり、例えばダイナミック・メモリを例にとるなら、1メガビットから4メガビットがすでに量産体制にあり、16メガビット、64メガビットといった超々高密度メモリも研究レベルでは実現されつつある。64メガビットメモリに対けい1cm四方のシリコンチップ上に実践すいのと100円でなく論理回路にも応用され、32回路ばかりでなく論理回路にも応用され、32

というまた別の流れの研究がある。このような研究は、1940年代より始まっているが、ここ数年非常に活発に研究が展開されるようになった。それは「LSI技術の進歩にともない、このようなニューロコンピュータのハードウェア化が可能となったことによる。

うな困難が生じるかについて次に説明する。

第19図は、1つの神経細胞、即ち1個の ニューロンの機能を説明する図面であり、 1943年にMcCullock とPitts (Bull. Math. Biophys. Vol.5、p.115 (1943))により数学的 モデルとして提案されたものである。現在もこ のモデルを半導体回路で実現し、ニューロコン ピュータを構成する研究が盛んに進められてい る。 V 1 、 V 2 、 V 3 、 ... 、 V a は、例えば電 圧の大きさとして定義されるn個の入力信号であ り、他のニューロンから伝達された信号に相等し ている。Wi、Wi、Wi、Wi、Wiはニュー ロン同士の結合の強さを表す係数で、生物学的 にはシナブス結合と呼ばれるものである。この ニューロンの機能は単純であり、各入力Viに重 みwi(i=1~n)をかけて線形加算した値Z が、ある所定の閾値Vҭҝ゚より大となったときに 「1」を出力し、また閾値より小のときに「0」 を出力するという動作である。これを数式で表せ H.

$$V_{a} = -R \sum_{i=1}^{n} (V_{i} / R_{i})$$

となる。I。は、-V。/Rで与えられるから、
 I。とI。は大きさが等しく(I。=I。)、流れの方向が逆となる。従って、

$$Z=R\sum_{i=1}^{n}\frac{V_{i-1}}{R_{i-1}}=\sum_{i=1}^{n}\left(\frac{R_{i-1}}{R_{i-1}}\right)$$
 V_{i} … (4) ここで、式 (1) 、 (4) を比較すると、重み係数 W_{i} は W_{i} = R \angle A \angle

$$Z = \sum_{i=1}^{n} W_i V_i \qquad \cdots (1)$$

として、

$$V_{out} = \{ \begin{array}{ll} 1 & (Z > V_{TH}^*) & \cdots & (2) \\ 0 & (Z < V_{TH}^*) & \cdots & (3) \end{array} \}$$

となる。

第19図(b)は、ZとV。ut の関係を表した ものであり、ZがV TH* より十分大きいときは 1、十分小さいときは 0 を出力している。

さて、このような機能を従来の半導体技術で実現した場合の回路の一例を第20図に示す。図において102-1、102-2、102-3は演算増幅器(オペアンブ)である。第20図(a)は、入力信号V」(i=1~n)に重みW」をかけて加算してを求める回路である。R」に流れる電流をI」とすると、I」=V」/R」となるから、

$$I_{\bullet} = \sum_{i=1}^{n} (V_{i} / R_{i})$$

となり、オペアンブ 1 0 2 - 1 の出力電圧 V 。 は、

出力の最大値及び最小値である。 反転入力端に印加する電圧 E。 の値を変化させることにより、V_{TH} を変化させることが可能である。

第20図(a)、(b)の回路の問題点の1つ は、1つのニューロンを構成するのに数多くの半 導体素子を必要とすることである。図の回路では 3個のオペアンブが使用されているが、通常1個 のオペアンプを構成するには、トランジスタが少 なくとも10個程度が必要であり、図の回路では 全部で30個もトランジスタを使用することにな る。また、電流を基本として加算演算を行うた め、常に大量の電流が流れ消費電力が大きくな る。つまり、1つのニューロンはチップ上に大き な面積を占めるばかりでなく、大きなパワーを消 受するのである。従って、高稜化が困難なばかり でなく、たとえトランジスタ1個1個を微細化し て高集化できたとしても、消費電力密度が大きく なり、実用的な集積回路を構成することは、ほと んど不可能である。

そこで本発明は、このような問題点を解決する

ためになされたものであり、単一の素子でニューロン 1 個の機能が実現でき、高集積度、低消費電力のニューロン・コンピュータチップを実現することのできる半導体装置を提供するものである。

[課題を解決するための手段]

本発明の半導体装置は、フローティング状態にあるゲート電極を有するMOS型半導体素子のおいて、前記ゲート電極と容量結合する複数個極となりが一ト電極を有し、これらの入力ゲート電極を有し、これらの入力ゲートで加速にあるが一トで値の絶対値が所定の関値より大となった場合にのみ、前記フローティング状態にあるゲートである。

[作用]

本半導体装置は、1個の素子によってニューロンの機能を実現することができるため、ニューロン素子の超高集積化が可能である。

さらに、消費電力を従来技術に比較して大幅に

107、108はそれぞれ、例えばAsイオンを注入することにより形成されたソース及びドレインであり、109、110は、それぞれソース及びドレインに接続されたAa配線である。この本発明による半導体装置は、ゲート電極105ー1~105ー4に加えられた電圧VI、V2、V3、V6に所定の重みをかけた線形加算をが上げた線形が形成され、ソースとドレインのは、即ちチャネルが形成され、ソースとドレインのは、即ちチャネルが形成され、ソースとドレインのは、即ちチャネルが形成され、ソースとドレインのは、かは、100円である。この様能を有している。この様能を有している。この様能を有している。この様能を有している。この様能を有けることを次に詳しく説明する。

今、第1図(a)のデバイスを第1図(b)のように一般化したモデルで考える。201はフローティングゲートを表し、第1図(a)の103に相等する。202-1、202-2、202-3、…、202-nは第1図(a)の4個のコントロールゲート105-1、105-2、105-3、105-4がn個ある場合に一般化して表したものであり、C1、C2、C3、

減少可能となったため、初めてニューロン回路が 実用的なレベルで実現できるようになったのである。

[夷旒例]

(第1実施例)

第1図は、本発明の第1実施例を示す半導体装 器の断面図である。

P型Si基板101上にゲート酸化膜102を介して、例えばN・のポリシリコンで形成されたゲート電極103が設けられている。このゲート電極はまわりを完全にSiO2等の絶縁膜104で変われているため、電気的にはフローティング状態にある。

105-1~105-4は、例えばN・ポリシリコンで形成された入力ゲート電極であり、フローティングゲート103とは、例えば、SiO:等の絶縁膜106で隔てられている。これらの入力ゲート電極の電位はA2配線106-1~106-4によって供給される電圧により決定されるようになっている。

ここで、フローティングゲート内の全電荷量を Qァとすると、

$$Q_{r} = \sum_{i=0}^{n} (-Q_{i})$$

$$= -\sum_{i=0}^{n} C_{i} (V_{i} - V_{r})$$

$$= -\sum_{i=0}^{n} C_{i} V_{i} + V_{r} \sum_{i=0}^{n} C_{i}$$

となる。

従って、V,は次式で求められる。

$$V_{r} = \frac{\sum_{i=0}^{n} C_{i} V_{i} + Q_{r}}{C_{TOT}} \qquad \cdots \qquad (1)$$

ここで、

である。ここで第1図(a)のデバイスを、フローティングゲート103をゲート電極とする M O S F E T とみなしたときの間電圧を V_{TH} とする。つまり、ゲート103が V_{TH} ポルトとなったときに、基板表面111にチャネルが形成されるとする。(1)式において $V_{F} > V_{TH}$ とおくと、

$$Z = \sum_{i=1}^{n} W_{i} V_{i}$$

$$> V_{TH} - \frac{C_{o}}{C_{TOT}} V_{o} - \frac{Q_{r}}{C_{TOT}} \qquad \cdots \qquad (2)$$
が得られる。ここで、
$$W_{i} = \frac{C_{i}}{C_{TOT}}$$

トランジスタ、略してν (ニュー) M O S と呼ん でいる。

第1図(c)は、νMOSを表す略記号であ り、Sはソース、Dはドレイン、G」、G。、 G。、G。はそれぞれ入力ゲートを表してい

- 2、202-3、…、202-nへの入力電圧 に各々重みW:、W:、…、W:を掛けて加算し … (1) た値を意味し、この値が、

$$V_{TH} = V_{TH} - \frac{C_0}{C_{TOT}} V_0 - \frac{Q_r}{C_{TOT}} \cdots (3)$$

で与えられる V T N ** より大となったときに第1図
(a)のデバイスはオンしてソース・ドレインが
導通するのである。通常基板はアースするので
V。=0であり、フローティングゲート中に存在
する電荷の総和は0であるから、

以上のように、本発明による半導体装置は、入力に重みをかけて線形加算を行い、その結果を関値 VTHと比較して、MOSトランジスタのオン、オフ状態を制御する機能を有していることが分る。つまり、単体素子のレベルで高度な演算機能を持つ全く新しいトランジスタであり、これはこれから示すようにニューロン・コンピュータ構成に非常に適した素子であるため、ニューロMOS

ち、従来例では、1個のニューロンを構成するの に少なくとも30個程度のバイポーラトランジス. タを必要としたのに対し、本発明ではたった2個 のMOSトランジスタで実現されていることであ る。チップ上に占める面積を1ケタ以上小さくす ることが可能であり、超高集積化がはじめて可能 となったのである。さらに従来例では、電流の加 算性を利用して電圧の加算を行っており、電流の 大量に流れるバイポーラトランジスタを用いて回 路を構成していたため消費電力が非常に大きかっ た。しかるに本発明では、たった2個のMOSト ランジスタで構成されているため、ほとんど電力 を消費しない。MOSは、そもそも電圧制御型デ パイスであり、わずかな電荷量によって、そのオ ン・オフ状態の制御ができるため消費電力が少な い。加えて、電圧入力をそのまま加算できる機能 を有したVMOSを用いているため、第20図 (a)で行ったように電圧を一度電流に変換して 加算する必要が全くない回路構成になっており、 本質的に低消費電力動作が可能なニューロンであ る。以上に述べた高集積性、低消費電力という 2 つの特徴により、はじめてニューロコンピュータ 用回路が実用的なレベルで実現可能となったので ある。

第1 図(f)は、第1 図(a)に示した本発明の第1 実施例であるν M O S の平面図であり、図中の番号は第1 図(a)の番号と対応している。
1 0 7、1 0 8 はソース及びドレイン、1 0 5 - 1~1 0 5 - 4 は 4 個の入力ゲート、1 0 3 はフローティングゲートであり、 X - X での断面は第1 図(a)に相当している。ただしここでは、図面を見易くするため絶縁膜1 0 4、アルミニウム配線1 0 9、1 1 0 6 - 1~1 0 6 - 4 等は省略してある。これらは適宜必要な場所に設ければよい。

第1図(g)は、第1図(f)のY-Y'、断面を示す図で、やはり図面に付した番号は共通である。ここで112は素子間分離のフィールド酸化 時である。

さて、ここで具体的な素子の設け方の例につい

 $Z = 0 . 13 V_1 + 0 . 18 V_2$ $+0.089V_3+0.13V_4$... (5) 、と表される。 V 。 = O で、且つ、フローティング ゲート内に電荷の注入はないとすると(4)式よ り V TH* は約1.0 Vとなり、例えば入力が V I = 0 V , V 2 = 5 V , V 3 = 5 V , V 4 = 5 V Ø 場合は、Z=2.0 Vとなり、第1図(d)の V ούτ2は5 V となる。また、 V 1 = 0 V 、 V 2 = 0 V 、 V 2 = 5 V 、 V 4 = 0 V のときは Z = 0 . . 4 5 V となり、 V outzは、約 0 V (低レベ ル)となる。ここでは例として、入力として0 V 又は5Vの場合のみについて説明したが、入力が 0 V と 5 V の中間の値、あるいは負の値であって 、もよいことはもちろん言うまでもない。また、 Voutzをこのニューロンの出力として用いる場合 について説明したが、例えばその反転出力V。。・・ をそのまま出力として用いてもよい。

(第2実施例)

第 1 図(a)、(f)、(g)に示した本発明 の第 1 実施例は、第 1 図(f)より明らかなよう

て述べておく。例えば、第1図(a)、(f)、 (g)の実施例では、P型基板として(100) 面で抵抗値 0.5Ω・cmのものを用い、ゲート 酸化腺(SiO。)の度さを500人、フ ローティングゲートと入力ゲート間の絶縁膜 (SiO2)の厚さを500人、フローティング ゲートとチャネル形成量領域の重なり部分を3 と入力ゲート105-1、105-2、105-3、105-4とのそれぞれの重なり部分の大き さを、4 μ m × 0 . 7 5 μ m 、 4 μ m × 1 . 0 μm, 4μm×0, 5μm, 4μm×0, 75 μmとして設計されている。フィールド酸化膜 112は約1μmと厚いので、フィールド酸化膜 を間にはさんだ部分でのフローティングゲート 103と基板101、あるいはコントロールゲー ト105と基板101の間の容量は小さく無視す ることができる。以上のデータをもとに計算する ¿Co:C1:C2:C3:C4 = 10.5:3 : 4:2:3となり、

に入力ゲートをチャネル方向(X-X'の方向) に並べているため、必然的にvMOSのチャネル 長が長くなってしまう。このことは、高速動作を 実現する上では、不利である。そこで第2図に基 **づき、νΜΟSのショートチャネル化を可能にし** た本発明の第2実施例を説明する。第2図(a) は平面図であり第2図(b)、(c)はそれぞれ X - X′及びY - Y′における断面構造を模式的 に表したものである。第2図(a)では簡単のた め、AI配線及びAI配線下の層間絶縁膜は省略 されている。図において201は、例えばP型 Si基板、207、208はそれぞれソース及び ドレイン、202はゲート酸化膜、203はフロ 'ーティングゲート、205-1~205-4はそ れぞれ入力ゲート、206-1~206-4は入 カゲートに接続されたAAE線、209、210 はそれぞれソース及びドレインに接続された A & 配線、206はフローティングゲートと入力ゲー ト間の絶縁膜、204はAA配線下の絶縁膜であ る。さて、このvMOSで、例えばフローティン グゲートとチャネル形成領域の重なり部分の面積を1μm×4μm、フローティングゲートと入力ゲート205-1、205-2、205-3、205-4との重なり部分の面積をそれぞれ1μm×0.75μm、1μm×1μm、1μm×0.5μm、1μm×0.75μmと設計し、その他のバラメータは第1図(a)と同様とすると、

2 = 0.107 V 1 + 0.143 V 2 + 0.071 V 2 + 0.107 V 4 … (6)
となる。ここで V 1 、 V 2 、 V 3 、 V 4 はそれぞれ入力ゲート 2 0 5 - 1 、 2 0 5 - 2 、 2 0 5 - 3 、 2 0 5 - 4 に加えられる入力電圧を表している。例えば、このトランジスタを用いて第 1 図 (d)のような回路を構成したとすると、 V 1 = 5 V 、 V 2 = 5 、 V 3 = 0 V 、 V 4 = 5 V の場合は、 Z = 1 . 78となり、 V out 2は、 5 V が出力され、また、 V 1 = 0 、 V 2 = 0 、 V 3 = 5 V 、 V 4 = 5 のときには、 Z = 0 . 9 9 V となり、 V out 2には約 0 V が出力され、ニューロン動作を

は、高誘電率材料、例えばTa₂ O 。等を用いればよい。この場合、S i O 2 を用いた場合に比較して、同じ面積で約 5 倍の大きさの重みが実現できる。さらに、これら絶縁膜の膜厚を変えることによっても容量、すなわち重み係数を変えることができる。

(第3実施例)

行い得ることは明らかである。

上記第1及び第2実施例では、入力電圧に乗じる重みが、入力ゲートとフローティングゲートの重なり部分の容量 C:(i=1~4) と全容量、

$$C_{TOT} = \sum_{i=0}^{\infty} C_i$$

V₂、…、V_nに、重みW₁、W₂、W₃、…、 W。を掛け算した値を出力する回路である。例え ば、302-1を倒にとって説明すると、この 回路は少なくとも3つの端子303、304、 305を有しており、303は信号電圧の入力端 子である。304は出力鍋子であり、入力電圧 V」に重みW」を掛け算した結果W」V」を出力 する。第3の端子305は、制御信号X1の入力 端子であり、このXiの大きさによって重みWi の大きさを変化できるようになっている。すなわ ち、この回路構成によってニューロン素子301 への入力信号にかかる重みは、自由に変化させる ことができるのである。これは、ニューロンコン ピュータを実現する上で非常に重要である。なぜ なら、実際の生体で行われている情報処理では、 この重み係数を刻々変化させることにより演算を 行っているのである。つまり演算結果に基づい て、この重みを順次変化させることにより、認 識、連想、学習といった高度な情報処理を生体は

実現しているのである。即ち、第3図の構成は、

ニューロンコンピュータ構成の最も基本となるものである。なお、302-1、302-2、…、302-n等の重み掛け算回路の具体的な構成については後程詳しく説明する。

第3図の構成では、入力信号への重みづけは重み掛け算回路で行われるため、301のデバイスでは、例えば第1図に示したように入力ゲートとフローティングゲートの重なり面積をでいるのではなりではなりではない。つまり、ではであり、デバイスの汎用性が大きくなる。もちろん、面積、あるいは間にはさむ絶縁膜の種類やある重み係数を決定してもよい。

第4図~第6図は、重なり面積を一定とした 様々なνMOSの構造を示した本発明の第4~第 6実施例を説明する図面である。

(第4実施例、第5実施例)

第4図の実施例は、第2実施例(第2図)において、入力ゲート205-1~205-4相互の

C: + C2 + C3 + C4 > C0 と設計してやれば、

 $C_{TOT} = C_1 + C_2 + C_3 + C_4$ $\geq t_0$

W, + W, + W, + W, 4 4 1 … (7)
とできる。第1、第2の実施例では、W, + W, + W, + W, の値は、それぞれの、529及び
0.428であり、1よりは小さい。つまり、本
実施例では、各重み係数の値を大きくすることが

間隔を小さく、より素子の微細化を可能とした例 である。即ち、第2図(c)において、各入力 ゲート間の間隔は、リソグラフィー工程の解像力 の限界によって規定されるが、第4図の実施例で は各入力ゲートは互いに重ね合わせて設置されて おり、隣接する入力ゲートの間隔は絶縁膜402 の厚さに等しい。この構造を実現するには、例え ばフローティングゲート403形成後、その表面 に熱酸化膜404等の絶縁薄膜を形成し、その 上にまず入力ゲート401-1、401-3、 401-5を形成する。次いで、これらの入力 ゲート表面に絶縁膜を形成した後、再び入力ゲー ト401-2、401-4を形成するのである。 なお、図において405、406、407はそれ ぞれP型Si基板、フィールド酸化膜及びAA配 線である。

第 5 図は本発明の第 5 実施例を示す図であり、
(a) はその平面図、(b) は X - X における
断面図である。 5 0 1 はフィールド酸化膜の領域、 5 0 2 、 5 0 3 は ソース及びドレイン領域で

できるのである。

また、式(3)より式(4)を導くに際し、基 板の電位V。を0Vと仮定した。これは、近似的 には正しいが厳密な意味では正しくない。その 理由は、例えば第1図(a)で半導体基板表面 111にチャネルが形成されると、チャネルの電 位はソース嬢でOVとなり、ドレイン108に向 うに従ってドレイン電位に徐々に近づいて行く。 もちろん、大きな電位変化はドレイン近傍でのみ 生じるのでチャネル低位を全体として略々 0.7 と 仮定してもよかったのである。しかし、トランジ スタがショートチャネル化されれば、やはり誤差 が生じる。また、シリコン表面111にチャネル が形成されている場合には、C。(フローティング ゲートと基板 S i 間の容量結合係数) は C ax (ゲ ート酸化膜の容量でCox= e。 e, S / toxと なる。ここで、ε。は真空の誘電率、ε。は Si02の比誘電率、Sはチャネルの面積であ る)とほぼ等しい。しかし、チャネルが消失して いる場合にはシリコン表面には空乏層が形成され

ており、C。はCoxと空乏層容量Coの値より接 統したもの、即ちC。 = (1 / Cox + 1 / Co)-1 に等しい。ここで、Co = ε 。ε,'S/Wであ り、 e r'は Siの比誘電率、Wは空乏層の厚さで ある。Wはフローティングゲートと基板間の電位 差により変化するためC。も変化することにな る。従って(3)式におけるC。V。は一定値を とるのではなく、デバイスの動作条件によって変 化し得る値である。つまり、 (3) 式で与えられ る閾値Vェn"はこれに従って変化するのである。 通常この変化は、 V tw* の大きさにくらべて小さ いため、余り大きな問題とはならないが、デバイ ス動作により高い精度を要求するならば、V TR" は変動しないことが望ましい。しかるに、本発明 第5実施例では、C。 くCrot とできるため、 (3)式の第2項は、十分小さな値とすることが 可能であり、このVtнの変動の問題は解決するこ とができるのである。

(第6実施例)

第6図は本発明の第6実施例を示す断面図で

うな回路を構成すると、その入力に対して Vout 22 が O V から Voo に変化する際の関値の値 V T H ** が 制御ゲートへの入力 電圧によって可変となるのである。即ち、ニューロン助作の関値を可 フレビュータ 構成がより フレモンン はないに行えるようになるのである。しかい 原 1 図、第 2 図の構造に 限 5 図の場合に ないまれの場合においても、入力ゲートの 1 つを 制御ゲートとみなしてやれば同様の機能が実現で まるのである。

(3)式において、Q, ≠0の場合は(8)式 は、

$$V_{TH}^{\circ} = V_{TH} - \frac{C_c}{C_{TOT}} V_c - \frac{Q_r}{C_{TOT}} - (9)$$

となる。 $V_c=0$ として、このデバイスを働かせるとすると、

$$V_{TH}^* = V_{TH} - \frac{Q_F}{C_{TOT}}$$
 ... (10)

となる。今、Q,=0の状態にあると仮定しよ

あり、601は例えば P型 S 1 基板、602はフィールド酸化膜、603はフローティングゲート、604は4つの入力ゲートである。この実施例の特徴は、さらにもう 1 つの制御ゲート605を設けたところにあり、制御ゲートはフローティングゲートの下部に絶縁膜606を介して設置されている。今、フローティングゲートと制御ゲート605の間の容量結合係数を C c と表して、 C でで = C 1 + C 2 + C 3 + C 4 + C 6 (C 7 ・ ト 6 の 7 か 1 と 7 ローティングゲートと 7 ローティングゲート と 7 ローティングゲート は 4 つの入力ゲート と 7 ローティング 7 か 1 は 4 つの入力ゲートと 7 ローティング 7 か 1 に く 6 に 6 に 7 に 7 ・ 1 と 7 と 7 と 8 と (3) 式は

$$V_{TH}^* \simeq V_{TH} - \frac{C_c}{C_{TOT}} V_c \qquad \cdots \quad (8)$$

となる。ここで、 V c はコントロールゲートの 電位であり、 Q r = 0 と仮定した。 (8) 式は、 V τ n の値を V c の値でコントロールできること を示している。 即ち、本発明の第 6 実施例であ る、第 6 図の ν M O S を用いて第 1 図 (d) のよ

う。そうすれば当然 V TH = V THである。次に、 例えばVcm0の状態で、入力ゲート604のす べてに+20Vを印加したとする(V、=V、= V 3 = V 4 = 20 V) 。ここで例えば、 (C + C2 + C3 + C4): Cc = 4:1と設計されて いたとすると、 Vァ = 1 8 Vとなる。チャネル郎 のゲート酸化膜607の膜厚を、例えば100人 とすると、ゲート酸化膜には16Vの電圧がかか ることになり、この電圧によって酸化膜中を電子 が流れてフローティングゲート中への電子の注入 がおこる。その結果、Qょく0となり、(10) 式により V TH* = V TH+ | Q r | / C TOT とな り、電子往入前にくらべて | Q p | / C tot だけ V TH* が大きくなる。この時、各入力ゲートに加 える電圧をコントロールすることにより V TH*の 変化量をコントロールできる。例えば、Vi= Vュ=V。=V。にして20Vから変化させても よいし、各々違う値をとってもよい。また逆に、 V; = V; = V; = V4 = - 20 V としてやれ ば、電子が放出され、Qァ>Oとなる。このとき

は、

$$V_{TH}^* = V_{TH} - \frac{Q_F}{C_{TOT}}$$

となって注入前よりも、関値が低くなる。電子の 放出は、例えばV₁ = V₂ = V₃ = V₄ = 0 Vと して V_c = -20 Vとしても同様に行うことがで きる。

以上述べたように、ν M O S においてはフローティングゲート 6 0 3 の電位をコントロールし、 絶縁膜を通しての電子の注入・放出等を行うこと により、フローティングゲート内の電荷量を制御 し、(10)式に従って、ニューロン素子の関値を 変化させることができるのである。この方式によ り V τ H **を制御してやれば、その値は次の注入・ 放出を行うまでは不変である。つまり、回路の 電源を切っても V τ H **の値は記憶されるのである。

第6図で説明した例では、ゲート酸化膜を通して電子の注入・放出を行う場合について述べたが、これは他の部分で行わせてもよい。例えば、

として、抵抗122を用いているが、これは抵抗 以外の素子でもよい。その例を第7図(a)、 (b)に示す。

第7図(a)は、NチャネルディブレションモードMOSトランジスタ701を用いたものであり、同図(b)は、Nチャネルエンハンスメントモードトランジスタ702をそれぞれ負荷として用いた例である。第1図、第2図、第4図、第5図、第6図、第7図等は、P型基板上にNチャネルのvMOSを形成する場合について説明したが、N型基板上にPチャネルのvMOSを形成する場合も全く同様の機能が実現されることはいうまでもない。

(第7実施例)

以上、本発明のνΜΟSを用いたニューロン素子の形成方法として、第1図(d)及び第7図(a)、(b)等の構成について説明したが、これらの構成の1つの問題は、νΜΟS124、703、704が導通状態となったとき、Vooからアースに直流電流が流れることである。特に、

フローティングゲートと制御ゲート605の間の 酸化膜806、あるいはフローティングゲートと 入力ゲート604の間の酸化膜608のいずれか で行わせてもよい。あるいは、これらの酸化膜 607、606、608の一部のみに膜厚の薄い 部分を形成し、その部分で注入・放出を行わせて もよい。また、第6図では制御電極605と入力 ゲート604に、それぞれ異る値の電圧を加えて ることで注入・放出を制御したが、これは入力ゲ ート同士に異る値の電圧を加えて行ってもよい。 即ち、605の如き特別な制御ゲートは不要であ り、例えば第1図、第2図、第4図、第5図に示 した例で、各々の入力ゲートに加える電圧を制御 して行ってもよいことは明白である。いずれに# よ、通常のスイッチング動作では注入・放出が生 じてはならないので、注入・放出動作時にはス イッチング動作時より高い電圧が必要となる。

本発明の ν M O S を用いたニューロン素子は、例えば第 1 図 (d) のような回路構成で実現できる。ここでは ν M O S 1 2 4 に接続する負荷素子

同図のようにNMOSのインバータと組合わせた場合には、Vout2のHIGH、LOWのいずれの状態に対しても、必ずどちらかのバスに貫通が高さととなり、消費電力低減の観点かのの設ましくない結果となる。また、Z>VTH*のの数でもないは、low level がでる訳であるが、これは完全な OVではなく、Voo×Ron/Sでは、これは完全な OVではなく、Voo×Ron/SのN抵抗、R」と設計するため、ほび出力出にはついるのがよい。以上の要請に答えられるようにのが本発明の第7実施例である。

第8図(a)は、本発明の第7実施例を示す平面図であり、第8図(b)は第8図(a)のX-X における断面図である。

801はP型基板803上に形成したNチャネル型のνMOSであり、802はN型基板804 上に形成したPチャネル型のνMOSである。 805は、フローティングゲートであり、P型基 版 8 0 3 及び N 型基板各々の上にゲート絶縁膜 8 0 6、8 0 7を介して設けられている。8 0 8 - 1、8 0 8 - 2、8 0 8 - 3、8 0 8 - 4 は 各々 4 つの入力ゲートである。8 0 9、8 1 0 は それぞれ N・のソース及びドレイン、8 1 1、8 1 2 はそれぞれ P・のソース及びドレインである。8 1 3、8 1 4、8 1 5 は A 2 配線であり、8 1 3 は V ***(アース)電位に、8 1 4 は V ***(アース)電位に、8 1 4 は V ***・(正の電源電圧、例えば 5 V)に接続されている。なお、8 1 5 はフィールド酸化膜であり、8 1 7、8 1 7 ・、8 1 7 ・・は絶縁膜8 1 5 に開口されたコンタクトホールである。

さてここで、例えば、N M O S 、 P M O S の ゲート長は 1 μ m 、ゲート幅は 3 μ m 、ゲート酸 化膜 2 0 0 人となっている。また、入力ゲートと フローティングゲートの重なり面積はすべて同一 で、 4 . 5 (μ m) ² となっており、また両者の 間の絶縁膜 8 1 8 は S i O 2 で、厚さは 1 0 0 人 となっている。このときフローティングゲート

あり、 5 V から 0 V への特性変化が急峻である。 このように関値 V rn、 V r p の組合わせにより、特性をコントロールすることができる。本発明の第7 実施例は、低消費電力という優れた特性をもった ν M O S であり、 N チャネル ν M O S と P チャネル ν M O S が 1 つのフローティングゲートを共有し、 お互いに相補的に O N、 O F F を行っているため、 Complementary ν M O S 、略して C ー ν M O S と呼ぶ。

以上パルクSiウエハー上でνМОSをつくる場合についてのみ述べたが、たとえばSOI基板、つまり絶縁膜上に形成されたSi層内に本発明のディバイスをつくってもよい。

(第8実施例)

第9図は、C-νMOSを用いたニューロン素子の構成例であり、本発明の第8実施例を示している。901は、4つの入力ゲートを持ったC-νMOSを表す記号であり、902はCMOSのインバータである。903、904、905、

805の電位を2とすると、

... (11) となる。ここで、Vェ、Vュ、Vュ、Vょは、 4つの入力ゲートへの入力電圧である。今、フ ローティングゲートからみたNチャネルvMOS 802の関値 V T, ** を - 1 V と設計したとする。 乙に対する815の電位Voutiを求めると、第 8図(c)の実線のようになる。 Z < 1 V のとき は、NチャネルンMOS810がOFF、Pチャ ネルッMOS802がONとなって、V outiは5 Vとなる。 Z>4のときは、 PチャネルッMOS 802 MON となり、Nチャネルν MOS 801 がOFFとなり、VoutiはOVとなる。このよう に、低レベルが正確に出力されるだけでなく、低 レベル出力時にも貫通電流の流れることがなく、 極めて低消費電力のニューロン素子が形成でき

Z = 0 . 2 1 4 ($V_1 + V_2 + V_3 + V_4$)

V4 に、それぞれ X1、 X2、 X2、 X4 の制御 電圧で決定される重み係数 W1、 W2、 W3、 W4 をかけて出力し、C-vMOSの入力ゲートに信号を供給する回路である。Vout2は、Vout1が HIGHレベルのときにLOW、 Vout1が LOWレベルのときにHIGHレベルを出力する。 Vout2のHIGH、LOWのいずれの場合にも、C-vMOS901、CMOSインバータ902には、どちらも貧速電流が流れていない

る。第8図(c)の破線で示したのは、Vェュー

2 V、 V_T = - 2 V の場合の V outiと Z の関係で

第8図、第9図の例では、808-1~808
- 4はすべて入力ゲートとしたが、このうちの少なくとも1本を第6図で述べた制御ゲート605
の如く用いてもよい。例えば、808-1に固定電位を与え、これにより、V Ta、 V Taをコントロールしてもよい。また、605の如き制御ゲートを別途設けてももちろんよい。更に、フローティングゲートへの電荷の注入等を利用してもよいことは言うまでもない。

次に、第3図及び第9図に用いた重みを掛

け算する回路(302-1~302-n、及び903、904、905、906)についての実施例について説明する。第10図は重み掛け算回路の1例を示す回路図である。例えば、1001はNMOSで、その閾値V_{TH}は略々0Vに設定されている。R。は抵抗であり、Rxは入力電圧Xによってコントロールされる可変抵抗である。1002の電位をVaとするとVa=Vin-VTHで与えられるため、VTH=0とすると、Va=Vin-となる。従って、出力電圧Voutは、

$$V_{out} = \frac{R_x}{R_o + R_x} \quad V_{in} \qquad \cdots \quad (12)$$

で与えられる。

従ってこの回路は、Vinという入力に対し、Rx / (R。+Rx) なる重み係数を掛けて出力する機能をもっている。このとき、入力電圧Xによって可変抵抗の値Rx をコントロールできれば、重み係数を自在に変化させることができる。可変抵抗の実現方法としては、例えば第11図に示したように、1つのMO.SFETを使用しても

$$I_{D} = \frac{W}{L} \mu_{n} C_{o}[(Z - V_{TH}) V_{D} - \frac{1}{2} V_{D}^{2}]$$

ここで、μ n は電子の表面移動度、C o はフローティングゲート下のゲート酸化膜容量である。また、

$$Z = W_1 \ V_1 + W_2 \ V_2$$
 … (13)
と表される。ここで、

$$W_{1} = \frac{C_{1}}{C_{0} + C_{1} + C_{2}},$$

$$W_{2} = \frac{C_{2}}{C_{0} + C_{1} + C_{2}}$$

である。

本発明の第9 実施例を第13 図に示す。ここに示されるν MOS においては、第1入力ゲート1201はドレインと接続され、第2入力ゲート1202には、一定電圧 V2 が与えられている。
(13) 式において V1 = V0 とし、(12')式に代入すると、

よい。ゲートに一定の電圧 V。 を印加しておくと、 その電流電圧特性は同図に示したようになり、 V。 の値によって変化する。 従って、 これを可変抵抗として用いることができる。 しかし、 図から明らかなように I - V 特性の非線形性が大きく、回路設計には注意が必要である。

(第9実施例)

次に本発明のvMOSを用いれば、非常に線形性の優れた可変抵抗の実現できることを、いMOSの特性・このことを説明するために、vMOSの特性を少し一般的に解析してみる。第12回は、20分かート1201をものであり、ソースをアーカゲート1201の電圧をVi、Vz、フローティングゲート1203の電圧をZと表す。また、このレートの電圧をZと表す。また、でれし、WVのチャネル長、チャネル幅をそれであるた関値をVinとのサーティングゲートからみた関値をVinと、すると、ドレイン電流I。は次式で表される。即ち、

$$I_{D} = \frac{W}{L} \mu_{D} C_{D} \left[\left(W_{1} V_{D} + W_{2} V_{2} - V_{TH} \right) V_{D} - \frac{1}{2} V_{D}^{2} \right]$$

$$= \frac{W}{L} \mu_{D} C_{D} \left[\left(W_{1} - \frac{1}{2} \right) V_{D}^{2} + \left(W_{2} V_{2} - V_{TH} \right) V_{D} \right]$$

となる。

ここで、 $W_1=56$ とすると、 V_0^2 の項が消えて次式となる。

$$I_0 = \frac{W}{I} \mu_a C_0 [(W_2 V_2 - V_{TH}) V_0]$$
 ... (14)

第13図(b)に示すように I。は V。に比例 し、 ν M O S は線形抵抗素子となるのである。こ の ν M O S の外部からみた直流抵抗値 R * は、

$$\frac{1}{R_X} = \frac{W}{L} \mu_n C_o(W_2 V_2 - V_{TH}) \cdots (15)$$
で与えられることになる。つまり、 V_2 の値によって抵抗値が制御できることになる。 (15) 式において、 $R_X > 0$ となるためには、

W:=55とするためには、

$$\frac{C_1}{C_0 + C_1 + C_2} = \frac{1}{2}$$

すなわち、

$$C_0 + C_2 = C_1$$

とする必要がある。これには、 C。 の効果を小さくできる本発明の第 5 実施例である第 5 図の如き構造をとるのが有利である。第 1 3 図(a)の回路を第 1 0 図の R x として用いれば、 V 2 の値によってその抵抗値を制御でき、理想的な重み掛け算回路が実現できる。このようにν M O S は、極めて有効な応用が可能であり、本発明による新しいトランジスタの幅広い応用性を示している。

上の解析はフローティングゲート内の電荷を 0 として行ったが、例えば Q r なるチャージが存在 するとすると (15) 式の抵抗値は、次のように修 正される。即ち、

$$\frac{1}{R_{X}} = \frac{W}{L} \mu_{n} C_{0} (W_{2}V_{2} - V_{TH} + \frac{Q_{r}}{C_{TOT}}) \cdots (15')$$

となる。第6図において第6実施例として述べた

り、その閾値は、それぞれ略々 0 V に設定されている。 V 1 、 ...、 V n は、正負の任意の値をもった入力である。 V out2は、 Z > V TH * ならば + V DD、 Z < V TH * ならば - V DDの値をとる。さてここで、 1 4 0 8 の回路動作について考えてみる。 V out2が正の場合には、 P M O S 1 4 0 5 は O F F となり、 1 4 0 8 は第 1 4 図(b)のようになる。即ち、

$$V_{\text{out}} = \frac{R_x}{R + R_x}$$
 $V_{\text{out}} = \cdots$ (17)

となり、V。utgは正の値が出力される。

また一方、 V out 2 が 負 の 場合 に は 、 N M O S 1 4 0 6 が O F F と な り 、 1 4 0 8 は 第 1 4 図 (c) と な る 。 即 5 、

$$V_{\text{out3}} = \frac{R \times}{R + R \times} \quad V_{\text{out2}} \qquad \cdots \quad (18)$$

となって、今度は負の値が出力されることになる。つまり、正負も考慮して重み係数の掛け算ができるのである。1 4 0 8 の如き回路を、例えば第8 図 (c) の9 0 3 ~ 9 0 6 に用いることによ

ように、フローティングゲート内への電子の注入、あるいはフローティングゲートからの電子の放出を利用して抵抗値を記憶させることができる。この場合、V。は電荷の注入を行う場合のみ電圧を印加すればよく、通常動作では一定値に保っておけばよい。

(第10実施例)

これまで述べてきたニューロン回路は、すべて正の電源電圧 Vooを1つ用いて構成されていた。従って、信号はすべて正の値のみであり、負のはは扱うことができなかった。第14回(a)は例で正負の信号を自在に扱える本発明第10実施ののである。1401は、第8回で述べた如き CーッMOSであるが、Nチャネルッ MOSのインバータであり、やはりNMOSFETである。1405、1406はそれぞれPチャネルMOSFET及びNチャネルMOSFETであ

り、正負の信号を扱えるニューロン回路が構成できるのである。また、本回路における可変抵抗素子として、本発明の第9実施例の如きν M O S 回路も用いればよいことは、言うまでもない。

(第11実施例)

ν M O S は、以上に述べたニューロンコン ピュータ回路用素子として様々な有用な応用以外 にも、まだ多くの特徴ある応用が可能である。

第15図は本発明の第11実施例を示す回路図である。1501は、4入力のνMOSであり、それぞれにVI、VI、VI、VI、VIの入力電圧が入力されている。フローティング電極の電圧を2とすると、Z=WIVI+W2V2+W3V3+W4V4と表され、今、フローティングゲートからみたこのMOSの関値をVINとすると、

V ουτ = Z - V τΗ となる.

Vтнを略々OVに設定すると、

V out = #1V1 + #2V2 + #3V3 + #4V4

となり、入力電圧の、線形加算値を出力する回路 となる。この様な機能は、例えば多値論理回路に は非常に有用な回路であり、これまで電流の加算性を応用して電圧の加算演算を行っていたのに較べると消費電力が非常に小さくなる。また、単一の素子で実現できるため、集積度の著しい向上がはかれるのである。

(第12実施例)

第16図は、第15図の回路を応用したニューロン回路の構成例であり、本発明の第12実施例を示す。 Vout の出力が2段のインバータ1602、1603を経てVoutが出力されている。インバータ1602の閾値をVTXとすれば、

W1V1+W2V2+W3V3+W4V4>VTH

で、 V 。u . には H I G H の信号が出てくる。 即 ち、 ニューロンの 機能を果すことは明らかで ある。 1 6 0 2 、 1 6 0 3 のインパータは、 N M O S の E - R 型、 E - E 型、 E - D 型、ある いは C M O S 型のいずれであってもよい。

(第13実施例)

第17図は、本発明の第13実施例を示す

(第14実施例)

第 1 8 図は、本発明の第 1 4 実施例を示す 図面で、2 つの入力ゲート、 V 。、 V c をもつ ν M O S である。フローティングゲートの電位を Ζ と し、フローティングゲートからみた関値を V τ n と t る と、

 $Z = W_1 V_0 + W_2 V_c$

と表され、 Z > V tHでトランジスタが O N する。 つまり

WIVg + W2 Vc > VTH & D.

$$V_{G} > \frac{1}{W_{1}} (V_{TH} - W_{2} V_{C}) \cdots (20)$$

のとき、この ν M O S は O N する。即ち、この ν M O S を V $_{a}$ をゲートとする単一の M O S F E T であると考えると、

$$V_{TH}^* = \frac{1}{W_{\perp}} (V_{TH} - W_2 V_c) \cdots (21)$$

なる新たな閾値をもったトランジスタとみなすことができる。しかも、(21)式より明らかなように、この閾値は外部から加える電圧Vc によって

ν M O S の構造図である。 4 つの入力ゲートとフローティングゲートとの容量結合係数を、 C ₁ 、 C ₂ 、 C ₃ 、 C ₄ とし、 C ₂ = 2 C ₁ 、 C ₃ = 4 C ₁ 、 C ₄ = 8 C ₁ とすると、フローティングゲートの電位 Z は、

$$Z = \frac{C_1}{C_{TOT}} V_1 + \frac{C_2}{C_{TOT}} V_2 + \frac{C_3}{C_{TOT}} V_3 + \frac{C_4}{C_{TOT}} V_4$$
$$= \frac{C_1}{C_{TOT}} \{ V_1 + 2 V_2 + 4 V_3 + 8 V_4 \} \cdots (19)$$

と表される。今、 V 1 、 V 2 、 V 3 、 V 4 を 1 、 あるいは 0 とすると、 (19) 式の (V 1 + 2 V 2 + 4 V 3 + 8 V 4) 内の数は 2 進数 (V 4 、 V 3 、 V 2 、 V 1) を 1 0 進数で表した値に等しい。 つまり、 Z は 2 進数を 1 0 進数に変換した数に比例した電圧値となっている。 従って、 第 1 7 図の ν M O S を 第 1 5 図の ν M O S として 用いると、 V 2 に は 2 進数 (V 4 、 V 3 、 V 2 、 V 1)を D - A 変換した出力が得られるのである。 このように、 たった 1 個の ν M O S を 用いて D - A 変換を行うことができる。これも ν M O S の非常に重要な応用である。

変化させられるのである。このように、外部信号によって可変な関値を有するトランジスタは、これまで存在しなかった。このようなトランジスタは、例えば多値論理集積回路構成上、非常に重要な回路素子であり、様々な工夫、アイデアが出されてきたが、ν M O S を用いれば、このように簡単に実現できるのである。

[発明の効果]

以上述べたように、本発明のνMOSは従来困難とされていたニューロン・コンピュータを低消費電力で、且つ、高集積度で実現することができるばかりでなく、DーA変換器や、線形加算器、関値可変トランジスタなどアナログ回路、多値論理集積回路等、様々な応用分野に適用可能な優れた半導体装置である。

4. 図面の簡単な説明

第1図は第1実施例を説明するための図であり、第1図(a)は装置の断面図、第1図(b)は等価回路図、第1図(c)は回路概念図、第1図(d)は変形例の回路構成図、第1図(e)は

特性を示すグラフ、第1図(『)は平面図、第1図(『)は第1図(『)のY-Y』断面図である。

第2図は、第2実施例を説明するための図であり、第2図(a)は装置の平面図、第2図(b)は第2図(a)のX-X。断面図、第2図(c)は第2図(a)のYY。断面図である。

第3図は、第3実施例を説明するためのブロック図である。

第4図は、第4実施例を説明するための装置の 断面図である。

第5図、は第5実施例を説明するための図であり、第5図(a)は装置の平面図、第5図(b)は第5図(a)のX-X・断面図である。

第6図は、第6実施例を説明するための装置の断面図である。

第7図は、変形例を説明するための回路図である。 る。

第8図は、第7実施例を説明するための図であり、第8図(a)は装置の平面図、第8図(b)

路構成概念図である。

第19図は、従来例を説明するための図であり、第19図(a)は回路概念図であり、第19図(b)は特性を示すグラフである。

第20図は、従来例を説明するための回路図である。

(符号の説明)

102-1、102-2、102-3…は演算 増幅器(オペアンプ)、101…P型Si基板、 102…ゲート酸化膜、103…ゲート電極、 104…絶縁膜、105-1~105-4…ゲート電極、106…絶縁膜、105-1~105-4…ゲートで極、106…を縁膜、106-1~106-4…A2配線、107…ソース、108…ドレイン、109…A2配線、111…Si基板表面、 201…フローティングゲート、202…ゲート 酸化膜、203…フローティングゲート、204 … 絶縁膜、205-1~205-4…入力ゲート、206… は第8図(a)のX-X'断面図、第8図(c) は特性を示すグラフである。

第9図は、第8実施例を説明するための回路図である。

第10図および第11図は、変形例を説明する ための回路図である。

第12図は、第9実施例を説明するための回路 図である。

第13図は、第9実施例を説明するための図であり、第13図(a)は回路図、第13図(b)は特性を示すグラフである。

第14回は、第10実施例を説明するための回 路図である。


第15図は、第11実施例を説明するための回 路図である。


第16図は、第12実施例を説明するための回 路図である。


第17図は、第13実施例を説明するための回路構成概念図である。


第18図は、第14実施例を説明するための回

ス、208…ドレイン、209, 210…A2配 線、301…ニューロン素子、303…信号電圧 の入力端子、304…出力端子、305…制御信 号 X 」の入力端子、401-1、401-3、 4 0 1 - 5 … 入力ゲート、 4 0 2 … 絶縁膜、 403…フローティングゲート、404… 熱酸化 膜、 4 0 5 … P 型 S i 基板、 4 0 6 … フィールド 酸化膜、407…A4配線、501…フィールド 酸化膜、502…ソース、503…ドレイン、 504…フローティングゲート、505…入力 ゲート、603…フローティングゲート、604 …入力ゲート、805…制御ゲート、606…酸 化膜、607…ゲート酸化膜、608…酸化膜、 701…モードMOSトランジスタ、702…N チャネルエンハンスメントモードトランジスタ、 801 ··· N チャネルν M O S 8 0 2 ··· P チャネ ルυ M O S 、 8 O 3 ··· P 型基板 、 8 O 4 ··· N 型基 板、805…フローティングゲート、806. 807…ゲート絶録膜、808-1~808-4 … 入力ゲート、809 … ソース、810 … ド












特開平3-6679(17)








第 5 図


(a)













第 7 図




第 8 図


(a)





第 8 図


(b)














第 12 図








m


102-2




(a)



(b)





(b)

102-1

